Gemmini:伯克利开源AI加速器,正在重塑定制芯片设计格局

GitHub July 2026
⭐ 1384
来源:GitHub归档:July 2026
UC Berkeley 推出的 Gemmini 是一个开源硬件生成器,通过灵活的脉动阵列架构加速矩阵乘法与卷积运算。它专为 RISC-V 生态系统打造,能快速原型化面向边缘推理的定制AI加速器,但要求开发者掌握 Chisel 硬件构建语言。

Gemmini 由 Berkeley Architecture Research 团队开发,绝非又一个学术项目——它是开源硬件运动的战略助推器。其核心是一个参数化的脉动阵列生成器,可针对不同数据类型(INT8、FP16、FP32)、阵列尺寸和存储层次进行配置。它被设计为紧密耦合的加速器,嵌入 RISC-V SoC,处理现代AI工作负载中占主导地位的密集线性代数运算。该项目在 GitHub 上已获得超过 1,384 颗星,反映出学术界和工业界的浓厚兴趣。其意义在于降低了定制AI芯片设计的门槛:初创公司和研究团队现在无需从零开始,就能生成可综合的加速器。

技术深度解析

Gemmini 的架构围绕脉动阵列构建——一个由处理单元(PE)组成的网格,以流水线、数据流的方式执行乘加(MAC)运算。这种设计非常适合矩阵乘法和卷积,因为它最大限度地提高了数据复用率,并降低了对内存带宽的需求。该生成器允许用户指定阵列尺寸(例如 16x16、32x32、64x64)、每个 PE 的数据类型(INT8、FP16、FP32),以及本地暂存器和全局缓冲区的深度。

存储层次: Gemmini 采用多级存储系统:全局 DRAM 接口、共享暂存器(通常为 SRAM)和本地 PE 寄存器。暂存器被划分为多个存储体,以支持并行访问。该生成器还支持分块——将大矩阵分解为适合暂存器大小的块——这对实际性能至关重要。

Chisel 与 RTL 生成: Gemmini 使用 Chisel 编写,后者可编译为 Verilog。这使得设计人员可以在高级别对加速器进行参数化(例如 `val gemmini = GemminiConfig(rows=32, cols=32, dataType=INT8)`),并生成优化的 RTL。该代码库包含完整的测试套件、周期精确的模拟器,以及与 Rocket Chip SoC 生成器的集成脚本。

性能基准测试: 下表将 Gemmini 与其他开源加速器在常见边缘推理任务上的性能进行了比较(数据来自已发表论文和 GitHub 文档):

| 加速器 | 阵列尺寸 | 数据类型 | 吞吐量 (GOPS) @ 1GHz | 功耗 (mW) | 面积 (mm² @ 28nm) |
|---|---|---|---|---|---|
| Gemmini (默认) | 16x16 | INT8 | 512 | 250 | 1.2 |
| Gemmini (大型) | 64x64 | INT8 | 8192 | 1800 | 8.5 |
| NVIDIA NVDLA (小型) | — | INT8 | 1024 | 500 | 2.5 |
| Google Edge TPU (模拟) | 64x64 | INT8 | 4096 | 2000 | 12.0 |

数据要点: Gemmini 的小型配置在单位面积和功耗的吞吐量上具有竞争力,但大型配置呈线性扩展——这是脉动阵列设计的关键优势。然而,NVDLA 针对卷积的专用硬件在某些层类型(例如深度可分离卷积)上,凭借专门的数据流,性能可能优于 Gemmini。

关键开源代码库:
- ucb-bar/gemmini (⭐1,384):主代码库,包含 Chisel 源代码、测试平台以及与 Rocket Chip 的集成。
- ucb-bar/chisel3 (⭐3,800+):用于构建 Gemmini 的硬件构建语言。
- ucb-bar/rocket-chip (⭐3,200+):Gemmini 设计所嵌入的 RISC-V SoC 生成器。

关键参与者与案例研究

UC Berkeley ASPIRE 实验室: 由 Krste Asanović 教授(也是 RISC-V 联合创始人)领导,该实验室在开源硬件项目方面有着悠久的历史。Gemmini 是其最新成果,此前还包括 Rocket Chip 生成器和 BOOM 乱序执行核心。该实验室的策略是提供一个完整的、开源的 AI 加速器,可用于研究和商业原型设计。

SiFive 与 Esperanto Technologies: 这些 RISC-V 芯片初创公司已公开将 Gemmini 作为其 AI 加速器的参考设计。SiFive 的 Intelligence 系列处理器包含可选的 AI 加速模块,其架构概念与 Gemmini 共享。Esperanto 的 ET-SoC-1 是一款用于 AI 推理的千核 RISC-V 芯片,采用了类似的脉动阵列方法,但其实现是专有的。

与专有加速器的比较:

| 特性 | Gemmini | NVIDIA NVDLA | Google TPUv4i |
|---|---|---|---|
| 许可协议 | 开源 (BSD) | 开源 (NVIDIA) | 专有 |
| 可编程性 | 自定义软件栈 (C++/Python) | NVIDIA 编译器工具链 | 通过 XLA 使用 TensorFlow/PyTorch |
| 灵活性 | 参数化 (尺寸、数据类型、内存) | 固定数据流 (针对卷积优化) | 固定脉动阵列 |
| 生态系统 | RISC-V + Chisel | ARM/x86 + Verilog | Google Cloud |
| 成熟度 | 学术 (流片前) | 生产级 (用于 Xavier, Orin) | 生产级 (云端) |

数据要点: 尽管 NVDLA 和 TPU 提供了生产就绪的性能和软件生态系统,但 Gemmini 的开源特性和参数化灵活性使其成为研究人员和初创公司的首选,他们需要为新颖架构(例如稀疏性、混合精度或非传统数据流)定制加速器。

行业影响与市场动态

Gemmini 是开源 AI 硬件这一更广泛趋势的一部分,该趋势正在挑战 NVIDIA、Intel 和 Google 等专有供应商的主导地位。根据行业报告,全球 AI 加速器市场预计将从 2023 年的 102 亿美元增长到 2030 年的 713 亿美元(复合年增长率 32%)。像 Gemmini 这样的开源加速器正在边缘推理领域占据一小部分但不断增长的份额,该领域预计到 2027 年将达到 150 亿美元。

采用驱动因素:
1. RISC-V 生态系统增长: RISC-V ISA 在物联网、汽车和边缘设备中越来越受欢迎。Gemmini 提供

更多来自 GitHub

Svelte-Cubed:Rich Harris 对 3D 网页开发的激进重塑Svelte-Cubed 绝非 Three.js 的又一个封装层,它是对网页 3D 场景创作方式的根本性重构。该库利用 Svelte 编译时响应机制,将 Three.js 命令式、状态繁重的 API 转化为声明式、组件驱动的体验。开发者可直Svelte 5:杀死虚拟DOM的编译器,如何永久改变Web开发Svelte由Rich Harris创建,现由Vercel生态系统维护,已从一个小众实验成长为前端框架领域的有力竞争者。其核心创新——将工作从运行时转移到编译时——彻底消除了虚拟DOM,使得应用在打包体积上通常比等效的React应用小2-3MCP代理服务器统一AI上下文服务:多模型架构的新基石模型上下文协议(MCP)正逐渐成为AI模型访问外部工具和数据的标准协议。然而,管理多个各自暴露不同资源的MCP服务器带来了操作复杂性。`adamwattis/mcp-proxy-server`通过充当透明代理,根据资源路径将请求路由到相应的查看来源专题页GitHub 已收录 3359 篇文章

时间归档

July 2026599 篇已发布文章

延伸阅读

RISC-V的基石工具链:riscv-gnu-toolchain如何驱动开放硬件革命riscv-gnu-toolchain远非又一个GitHub仓库,它是构建整个RISC-V软件生态的基石。作为开放标准RISC-V指令集架构的官方GNU工具链,它为快速扩张的处理器宇宙提供了将源代码转化为可执行二进制文件所必需的编译器、链接平头哥开源OpenC906:一颗量产级RISC-V核如何撼动硅基秩序阿里巴巴旗下芯片设计公司平头哥半导体,近日将一款经过量产验证的64位RISC-V CPU核心OpenC906全面开源。此举是开源硬件运动的一次战略升级,通过提供免费、高性能且拥有硅验证履历的替代方案,直接挑战ARM在嵌入式与边缘计算领域的统Chisel AsyncFIFO:硅设计时钟域交叉的无名英雄一款基于Chisel的新型开源异步FIFO实现问世,它直接复用了Rocket Chip生态中久经考验的AsyncQueue模块。该组件有望简化复杂SoC中的时钟域交叉设计,但其对Chisel的依赖以及单一用途的设计,引发了关于采用率与灵活性Chipyard Baremetal-IDE:RISC-V底层开发的新利器Chipyard框架新增的baremetal-IDE子模块,为RISC-V裸机编程提供了集成开发环境,大幅简化了无操作系统下的硬件调试与验证流程。这款工具通过深度集成Chipyard生态,让开发者能直接在RISC-V核心上编写、编译和调试代

常见问题

GitHub 热点“Gemmini: Berkeley's Open-Source AI Accelerator Is Reshaping Custom Chip Design”主要讲了什么?

Gemmini, developed by the Berkeley Architecture Research group, is not just another academic project—it is a strategic enabler for the open-source hardware movement. At its core, G…

这个 GitHub 项目在“How to set up Gemmini for RISC-V AI inference on FPGA”上为什么会引发关注?

Gemmini's architecture is built around a systolic array—a grid of processing elements (PEs) that perform multiply-accumulate (MAC) operations in a pipelined, data-flow fashion. This design is ideal for matrix multiplicat…

从“Gemmini vs NVDLA: which open-source accelerator is better for edge AI”看,这个 GitHub 项目的热度表现如何?

当前相关 GitHub 项目总星标约为 1384,近一日增长约为 0,这说明它在开源社区具有较强讨论度和扩散能力。